Tianxianwei, fabricante de monitores de Shenzhen, adiciona módulo MIPI de pista única de 2,8 polegadas à linha de LCD de toque incorporado
2026-06-16
Tecnologia Tianxianwei lança TXW280096B0-CTP
IPS TFT-LCM de 2,8 polegadas com toque capacitivo G+F e MIPI DSI de pista única para HMI incorporada ultracompacta
Shenzhen, China – 16 de junho de 2026.anuncia o TXW280096B0-CTP. Um módulo TFT-LCD de matriz ativa de 2,8 polegadas com toque capacitivo G+F integrado. Construído para sistemas embarcados com espaço limitado, onde cada milímetro de espaço de PCB é contestado. Onde os orçamentos de energia são medidos em miliwatts. Onde a contagem de pinos da interface determina diretamente a seleção do pacote SoC.
Exibir arquitetura de núcleo e pixel
O módulo resolve 240 por RGB por 320 pontos. Retrato nativo. Não reduzido. Não girado no software.
Distância de pixels:0,180 milímetros em ambos os eixos. Arranjo de listras RGB
Área ativa:43,20 milímetros de largura por 57,60 milímetros de altura
Modo de exibição:Normalmente preto transmissivo. Tipo IPS. Não TN. Nemático não torcido com limitações de ângulo de visão
Direção de visualização:TODAS AS HORAS. Compensação total do polarizador. Sem inversão de cor na incidência oblíqua
IC do driver:JD9852. Controlador de temporização de chip único, driver de fonte, driver de portão e gerenciamento de energia DC-DC integrados. O OTP carrega a calibração de fábrica dentro de 5 milissegundos após a liberação da reinicialização. Isso é difícil em silício
O JD9852 suporta 262.000 cores por meio de seleção de software. O pontilhamento estende a profundidade percebida. A especificação promete consistência de cor em todas as variações de temperatura e fornecimento. Não é uma gama ampla. Consistência.
Interface MIPI DSI: Minimalismo de pista única
Este módulo fala MIPI DSI. Uma pista. Não quatro. Não dois. Um.
D0P/D0N:Par de dados diferenciais único. Transporta dados de pixel e pacotes de comando
CLKP/CLKN:Pista do relógio. Fonte síncrona
D1P/D1N:Sem conexão. Presente fisicamente no FPC de 30 pinos. Eletricamente inativo. Preparado para o futuro para caminhos de atualização de pista dupla. Ou fabricação em comum com outras configurações JD9852
GND intercalado:Entre dados e relógio. Especificado no desenho mecânico
A arquitetura de pista única limita a largura de banda. 240 por 320 a 60 hertz requer aproximadamente 11 megapixels por segundo. Bem dentro da capacidade de faixa única do MIPI D-PHY. A compensação é a simplicidade. Menos pinos. FPC menor. Menor custo. O SoC host pode ser um Cortex-M4 com MIPI integrado. Não é um Cortex-A7 com ponte de exibição externa. A lista técnica diminui. O orçamento de energia diminui. A complexidade do firmware diminui.
Mapeamento de pinos no FPC de 30 posições:
Pinos 4, 25, 28: VCC de 2,6 a 3,3 volts. Vários pinos para distribuição de corrente. Não redundância. Gerenciamento de queda de IR no rastreamento de cobre FPC
Pino 5: IOVCC de 1,65 a 3,3 volts. Alimentação lógica de E/S. Independente do VCC. Permite sinalização MIPI de 1,8 volts a partir de um trilho principal de 3,3 volts
Pino 6: REINICIAR. Ativo baixo. Pulso mínimo de 10 microssegundos. Atraso de carregamento de OTP de 5 milissegundos após borda ascendente. O display fica em branco durante a reinicialização. Máximo de 120 milissegundos no modo Sleep-Out
Pinos 10 a 11: D0P/D0N. A única via de dados
Pinos 16 a 17: CLKP/CLKN. A pista do relógio
Pino 1: LEDA. Ânodo de luz de fundo. 16,8 a 19,2 volts
Pinos 2 a 3: LEDK. Cátodo de luz de fundo. Dois pinos para compartilhamento atual
Sequenciamento de potência: a regra dos 5 milissegundos
O JD9852 exige um sequenciamento de inicialização rigoroso. Não sugerido. Exigido.
O IOVCC deve subir primeiro. Ou simultaneamente com VCC. Nunca depois
O VCC deve atingir 90% antes que o RESET seja desativado. A janela tPWON de 5 milissegundos impõe isso
RESET deve permanecer baixo por no mínimo 10 microssegundos. Pulsos mais curtos são rejeitados como ruído
Após RESET borda ascendente, 5 milissegundos antes dos comandos. 120 milissegundos antes do comando Sleep-Out
O MIPI deve entrar no estado LP-11 antes das configurações iniciais. A especificação fornece a máquina de estado exata
As violações produzem comportamento indefinido. Não é uma degradação graciosa. Indefinido. O display pode não inicializar. Pode inicializar com gama corrompida. Pode inicializar e depois falhar em temperaturas extremas. A sequência de inicialização não é uma recomendação. É um contrato entre o silício e o projetista do sistema.
Toque capacitivo G+F: precisão baseada em filme
O painel de toque emprega estrutura G+F. Vidro mais filme. Não G + G. Não na célula.
Controlador:FT6336U. Sensor capacitivo de chip único FocalTech com MCU integrado
Interface:I2C de 2,8 a 3,3 volts. SCL, SDA, INT, RST
Apoiar:Toque de ponto único mais reconhecimento de gestos. Deslize. Pitada. Não é rastreamento independente multiponto
Dureza superficial:6h. A lente da tampa de vidro fornece proteção mecânica. O sensor de filme fornece sensibilidade elétrica
Transmitância:85 por cento no mínimo. A camada de filme atenua menos que as construções de vidro-vidro
A arquitetura G+F troca espessura máxima por custo e flexibilidade. O sensor de filme adere ao vidro com adesivo opticamente transparente. A pilha é mais fina que G+G. Mais leve que G+G. Mais tolerante ao estresse mecânico que G+G. O substrato do filme flexiona. O substrato de vidro não. Nos testes de queda, o filme absorve energia de impacto que quebraria uma segunda camada de vidro.
Mas G+F tem restrições. O substrato do filme tem menor condutividade térmica que o vidro. A sensibilidade ao toque varia com a temperatura. O FT6336U compensa internamente. O host não vê isso. A compensação está enterrada no firmware. Mas é real. E tem limites. Acima de 70 graus Celsius, a precisão da compensação diminui. A especificação define a janela operacional de acordo.
Subsistema de luz de fundo: iluminação de borda de seis LEDs
Seis LEDs brancos. Iluminação de borda. Não direto. Não matriz.
Tensão direta:16,8 a 19,2 volts. Sequência de série. 20 miliamperes típicos
Escurecimento PWM:Não fixado no conector LCM. O JD9852 integra geração PWM. Interno. O host comanda o brilho por meio de pacotes de comando MIPI. Não é pino PWM de hardware. Definido por software
Tianxianwei, fabricante de monitores de Shenzhen, adiciona módulo MIPI de pista única de 2,8 polegadas à linha de LCD de toque incorporado
2026-06-16
Tecnologia Tianxianwei lança TXW280096B0-CTP
IPS TFT-LCM de 2,8 polegadas com toque capacitivo G+F e MIPI DSI de pista única para HMI incorporada ultracompacta
Shenzhen, China – 16 de junho de 2026.anuncia o TXW280096B0-CTP. Um módulo TFT-LCD de matriz ativa de 2,8 polegadas com toque capacitivo G+F integrado. Construído para sistemas embarcados com espaço limitado, onde cada milímetro de espaço de PCB é contestado. Onde os orçamentos de energia são medidos em miliwatts. Onde a contagem de pinos da interface determina diretamente a seleção do pacote SoC.
Exibir arquitetura de núcleo e pixel
O módulo resolve 240 por RGB por 320 pontos. Retrato nativo. Não reduzido. Não girado no software.
Distância de pixels:0,180 milímetros em ambos os eixos. Arranjo de listras RGB
Área ativa:43,20 milímetros de largura por 57,60 milímetros de altura
Modo de exibição:Normalmente preto transmissivo. Tipo IPS. Não TN. Nemático não torcido com limitações de ângulo de visão
Direção de visualização:TODAS AS HORAS. Compensação total do polarizador. Sem inversão de cor na incidência oblíqua
IC do driver:JD9852. Controlador de temporização de chip único, driver de fonte, driver de portão e gerenciamento de energia DC-DC integrados. O OTP carrega a calibração de fábrica dentro de 5 milissegundos após a liberação da reinicialização. Isso é difícil em silício
O JD9852 suporta 262.000 cores por meio de seleção de software. O pontilhamento estende a profundidade percebida. A especificação promete consistência de cor em todas as variações de temperatura e fornecimento. Não é uma gama ampla. Consistência.
Interface MIPI DSI: Minimalismo de pista única
Este módulo fala MIPI DSI. Uma pista. Não quatro. Não dois. Um.
D0P/D0N:Par de dados diferenciais único. Transporta dados de pixel e pacotes de comando
CLKP/CLKN:Pista do relógio. Fonte síncrona
D1P/D1N:Sem conexão. Presente fisicamente no FPC de 30 pinos. Eletricamente inativo. Preparado para o futuro para caminhos de atualização de pista dupla. Ou fabricação em comum com outras configurações JD9852
GND intercalado:Entre dados e relógio. Especificado no desenho mecânico
A arquitetura de pista única limita a largura de banda. 240 por 320 a 60 hertz requer aproximadamente 11 megapixels por segundo. Bem dentro da capacidade de faixa única do MIPI D-PHY. A compensação é a simplicidade. Menos pinos. FPC menor. Menor custo. O SoC host pode ser um Cortex-M4 com MIPI integrado. Não é um Cortex-A7 com ponte de exibição externa. A lista técnica diminui. O orçamento de energia diminui. A complexidade do firmware diminui.
Mapeamento de pinos no FPC de 30 posições:
Pinos 4, 25, 28: VCC de 2,6 a 3,3 volts. Vários pinos para distribuição de corrente. Não redundância. Gerenciamento de queda de IR no rastreamento de cobre FPC
Pino 5: IOVCC de 1,65 a 3,3 volts. Alimentação lógica de E/S. Independente do VCC. Permite sinalização MIPI de 1,8 volts a partir de um trilho principal de 3,3 volts
Pino 6: REINICIAR. Ativo baixo. Pulso mínimo de 10 microssegundos. Atraso de carregamento de OTP de 5 milissegundos após borda ascendente. O display fica em branco durante a reinicialização. Máximo de 120 milissegundos no modo Sleep-Out
Pinos 10 a 11: D0P/D0N. A única via de dados
Pinos 16 a 17: CLKP/CLKN. A pista do relógio
Pino 1: LEDA. Ânodo de luz de fundo. 16,8 a 19,2 volts
Pinos 2 a 3: LEDK. Cátodo de luz de fundo. Dois pinos para compartilhamento atual
Sequenciamento de potência: a regra dos 5 milissegundos
O JD9852 exige um sequenciamento de inicialização rigoroso. Não sugerido. Exigido.
O IOVCC deve subir primeiro. Ou simultaneamente com VCC. Nunca depois
O VCC deve atingir 90% antes que o RESET seja desativado. A janela tPWON de 5 milissegundos impõe isso
RESET deve permanecer baixo por no mínimo 10 microssegundos. Pulsos mais curtos são rejeitados como ruído
Após RESET borda ascendente, 5 milissegundos antes dos comandos. 120 milissegundos antes do comando Sleep-Out
O MIPI deve entrar no estado LP-11 antes das configurações iniciais. A especificação fornece a máquina de estado exata
As violações produzem comportamento indefinido. Não é uma degradação graciosa. Indefinido. O display pode não inicializar. Pode inicializar com gama corrompida. Pode inicializar e depois falhar em temperaturas extremas. A sequência de inicialização não é uma recomendação. É um contrato entre o silício e o projetista do sistema.
Toque capacitivo G+F: precisão baseada em filme
O painel de toque emprega estrutura G+F. Vidro mais filme. Não G + G. Não na célula.
Controlador:FT6336U. Sensor capacitivo de chip único FocalTech com MCU integrado
Interface:I2C de 2,8 a 3,3 volts. SCL, SDA, INT, RST
Apoiar:Toque de ponto único mais reconhecimento de gestos. Deslize. Pitada. Não é rastreamento independente multiponto
Dureza superficial:6h. A lente da tampa de vidro fornece proteção mecânica. O sensor de filme fornece sensibilidade elétrica
Transmitância:85 por cento no mínimo. A camada de filme atenua menos que as construções de vidro-vidro
A arquitetura G+F troca espessura máxima por custo e flexibilidade. O sensor de filme adere ao vidro com adesivo opticamente transparente. A pilha é mais fina que G+G. Mais leve que G+G. Mais tolerante ao estresse mecânico que G+G. O substrato do filme flexiona. O substrato de vidro não. Nos testes de queda, o filme absorve energia de impacto que quebraria uma segunda camada de vidro.
Mas G+F tem restrições. O substrato do filme tem menor condutividade térmica que o vidro. A sensibilidade ao toque varia com a temperatura. O FT6336U compensa internamente. O host não vê isso. A compensação está enterrada no firmware. Mas é real. E tem limites. Acima de 70 graus Celsius, a precisão da compensação diminui. A especificação define a janela operacional de acordo.
Subsistema de luz de fundo: iluminação de borda de seis LEDs
Seis LEDs brancos. Iluminação de borda. Não direto. Não matriz.
Tensão direta:16,8 a 19,2 volts. Sequência de série. 20 miliamperes típicos
Escurecimento PWM:Não fixado no conector LCM. O JD9852 integra geração PWM. Interno. O host comanda o brilho por meio de pacotes de comando MIPI. Não é pino PWM de hardware. Definido por software